Subir5.3.2 Memorias: Tecnologías de fabricación
§1 Sinopsis
Existen muchas tecnologías de memoria RAM, pero pueden resumirse en dos grandes grupos: Memorias RAM estáticas (SRAM) y dinámicas (DRAM). Ambas pueden escribirse y leerse repetidamente, y ambos tipos pierden su contenido cuando se apaga el sistema. Sin embargo, las dinámicas tienen la característica adicional de que deben ser "refrescadas" constantemente. Esto significa que una vez escrita en ellas la información, la pierden rápidamente. Por lo que debe utilizarse un sistema (de refresco) que lea el contenido y vuelva a escribirlo. Este proceso se repite constante y automáticamente durante el funcionamiento del ordenador. Por contra, las estáticas conservan su contenido indefinidamente (mientras se mantenga la alimentación de energía), por lo que solo deben ser reescritas nuevamente cuando se desee cambiar su contenido.
§2 DRAM
Este tipo de memoria es el más ampliamente utilizado en los PCs actuales. Tiene la característica de ser de fácil construcción (resulta económica) y muy compacta (muchos bits en poco espacio), aunque con el inconveniente de la necesidad de refresco ya comentada, además de ser comparativamente "lenta". Este último factor ha ha motivado la aparición de memorias caché mucho más rápidas. La velocidad de acceso de la DRAM es del orden de 60 ns.
Nota: Actualmente (2001) existen módulos DRAM de 256 Mbits. Lo que significa que existen chips con 256 millones de transistores; mucha más cantidad que los contenidos en un Pentium. Aunque hay que significar que la DRAM es una estructura regular y repetitiva que no puede ser comparada con la complejidad de un procesador.
La DRAM está constituida por conjuntos de transistor-condensador, y es el estado cargado/descargado de este condensador, el que representa los bits individuales 1 o 0. La volatilidad se debe precisamente a que los condensadores tienden a perder la carga.
En los sistemas PC, existe un controlador especial de memoria alojado en el chipset de la placa base, que refresca el contenido de la memoria cada 15 µs (microsegundos) [1]. Este refresco supone la ocupación de varios ciclos de la UCP. En los sistemas antiguos, este trabajo de actualización suponía una parte importante del trabajo que era capaz de desarrollar el procesador, pero en los sistemas modernos (mucho más capaces) esta función supone apenas un 1% de la carga de trabajo de la UCP.
Los chips actuales de RAM montan la electrónica necesaria para refrescar su propio contenido, pero deben ser informados del momento adecuado mediante una señal apropiada, con objeto de que la tarea de refresco no interfiera los procesos normales de acceso del sistema. En algunas placas-base la frecuencia de refresco puede ser alterada, pero no conviene rebajarla porque se corre el riesgo de que alguno de los millones de condensadores pierda la carga. Además, una disminución del 1% del trabajo del procesador no supone desde luego una ventaja que compense el riesgo de corromper los datos.
§3 SRAM
La memoria estática mejora algunos de los inconvenientes de la dinámica pero añade otros. Este tipo de memoria está formada por conjuntos de 6 transistores por cada bit; lo que origina que mientras exista alimentación no pierde su contenido. Además es muy rápida, pero es comparativamente más voluminosa que la DRAM y mucho más cara.
En términos de velocidad, la SRAM tiene una velocidad de acceso comparable a la de los registros del procesador, es decir, más rápida que la DRAM. Actualmente (2001) estas memorias SRAM tienen tiempos de acceso del orden de 2 a 15 ns o menos. En cambio su empaquetamiento es menos denso. La SRAM es hasta 30 veces más grande que una DRAM equiparable, y consecuentemente más costosa.
§4 EDO
La memoria EDO ("Extended Data Output") es una innovación reciente (1995) en la tecnología de la DRAM. Permite a la UCP tener acceso a la memoria un 10 o 15% más rápido que en los chips comparables.
§5 Rambus
La memoria Rambus RDRAM ...
§6 DDR-SDRAM
La memoria DDR-SDRAM("Double Data Rate-Synchronous DRAM"), también denominada SDRAM II, es una variedad de memoria RAM síncrona dinámica, que soporta transferencia de datos en ambos flacos del ciclo de reloj, por lo que dobla el rendimiento de las memorias convencionales (que solo utilizan un flanco de cada ciclo para las transferencias). Además este tipo de memoria consume menos energía, lo que la hace especialmente indicada para equipos portátiles.
Nota: La memoria DRAM síncrona SDRAM, es una nueva tecnología de RAM dinámica que utiliza un reloj para sincronizar la entrada y salida de señales en los chips de memoria. El reloj está sincronizado con el del sistema, de forma que la UCP y la memoria están sincronizadas. Esto hace que la DRAM sincróna ahorre tiempo al ejecutar comandos y transmitir datos.
§6.1 La pugna Rambus & DDR
Aunque esta tecnología fue anunciada hace algunos años, sin embargo pasó cierto tiempo antes que aparecieran las primeras unidades disponibles comercialmente. La razón principal para este largo retraso ha sido la posición casi monopolística de la compañía Intel en el mercado de las placas-base y de los chipsets. Intel había anunciado que las futuras memorias de alto rendimiento no serían las DDR-SDRAM, sino el tipo Rambus (RDRAM). Entonces parecía que la DDR-SDRAM nunca aparecería como memoria principal en los PCs porque los productos no soportados por los procesadores Intel morían en un corto periodo de tiempo.
A pesar de todo las cosas fueron por otro camino, y la tecnología Rambus no ha sido capaz de detener la DDR-SDRAM. El maridaje con Rambus por parte de Intel inició un largo periodo de fallos en esta compañía. Además, el máximo competidor de Intel, la compañía AMD, inició por este tiempo el desarrollo de su arquitectura K-7, hoy conocida como Athlon y Duron, que han sido recibidos muy positivamente por el mercado. AMD ganó cuota de mercado mientras Intel la perdía. El fabricante Taiwanés de chipset VIA technologies se benefició también de la política Rambus de Intel, y finalmente se dispuso de todo el soporte necesario para el lanzamiento exitoso de la tecnología DDR-SDRAM. Intel ha tenido que admitir que algunos productos pueden tener éxito comercial incluso sin su bendición. Actualmente Intel ha anunciado su ruptura con Rambus y sabemos que pronto habrá chipsets Intel con soporte para DDR-SDRAM.
§6.2 Especificación DDR
El principio básico de DDR-SDRAM es muy simple (aunque su realización práctica sea un poco más complicada). Los nuevos módulos de memoria utilizan la misma velocidad de reloj que la SDRAM normal, pero son capaces de manejar el doble de datos porque utilizan ambos flancos del ciclo de reloj para las transferencias. Por esta razón su denominación suele contener un número que es el doble de la velocidad de bus para la que es adecuada. Por ejemplo, la DDR400 puede efectuar 400 millones de transferencias por segundo en un bus a 200 MHz, con lo que su ancho de banda equivaldría al de una SDRAM normal en un bus de 400 MHz..
Esta tecnología ya era conocida de antes, ya que AGP2x y JDEC están ya trabajando con la especificación DDR II, que pueden duplicar una vez más la velocidad de transferencia utilizando la tecnología cuádruple conocida en AGP4x o en el bus Pentium 4, pero DDR-SDRAM presenta otra mejora importante sobre la SDRAM PC133; utiliza una tensión de alimentación de 2.5 V. en lugar de los 3.3 usuales de las placas-base modernas. Esto, unido a las capacidades más bajas en el interior de los chips de memoria, conducen a una reducción significativa en el consumo energético, lo que hace a la DDR-SDRAM muy atractiva para el mercado de portátiles.
La última tendencia (2004) es la especificación SDRAM PC3200, que permite utilizar una tecnología denominada de doble canal. Los procesadores que la soportan pueden transferir datos al cuádruple de la velocidad del reloj del bus. Se considera ideal que la memoria pueda soportar esta velocidad porque esto descarga el trabajo del chipset de control, pero como actualmente las memorias solo permiten transferencias al doble de la velocidad del bus, la tecnología de doble canal permite utilizar dos módulos estándar de 64 bits que trabajan en paralelo dentro de un canal de 128 bitrs, lo que permite alcanzar una velocidad efectiva de 4 transferencias por ciclo de reloj.
Inicio.[1] El controlador de memoria realiza el refresco por zonas, pero de forma que la totalidad de la memoria queda dividida en 128 zonas, por lo que toda la memoria ha sido renovada después de 128 ciclos de refresco parcial, es decir, el refresco de cada bit queda garantizado cada 1.92 milisegundos ( 15 · 10-6 · 128 = 1.92 · 10-3 s).